PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-147590

(43) Date of publication of application: 06.06.1995

(51)Int.CI.

H04L 12/56

(21)Application humber: 06-

(71)Applicant: INTERNATL

097416

BUSINESS

MACH CORP

<IBM>

(22)Date of filing:

11.05.1994 (72)Inventor: GALAND

CLAUDE **LEBIZAY GERALD** MAUDUIT

DANIEL

MUNIER JEAN-

MARIE

PAUPORTE

ANDRE SAINT-

GEORGES ERIC

SPAGNOL VICTOR

(30)Priority

Priority

93 93480087

Priority

30.06.1993

Priority

EP

number:

date:

country:

(54) PROGRAMMABLE HIGH-PERFORMANCE DATA COMMUNICATION ADAPTER FOR HIGH-SPEED PACKET TRANSMISSION NETWORK


(57)Abstract:

PURPOSE: To optimize transmission, routing, etc., by performing buffering and

queuing by specific programming. CONSTITUTION: A line receiver 407 temporarily stores and checks a packet together with a buffer memory 405 and



an RSPP 406 upon receiving the packet from a line 415. Then the receiver 407 sends a control message to a GPP 409 in accordance with the routing made, capsulates the packet, and transfers the packet and a control message from the GPP 409 to an exchange transmitter 404, in accordance with a



routing mode. The exchange transmitter 404 segments an incoming packet, generates an appropriate routing header, and sends the header to an exchange 403. An exchange receiver 410 performs processing, such as queuing, etc., on a packet in accordance with the routing mode together with a buffer memory 411 and a TSPP 412 and sends the packet to a line transmitter 413 upon receiving the packet from the exchange 403. The line transmitter 413 transfers an incoming data flow and the control flow of the GPP 409 to a line interface 415.

LEGAL STATUS

[Date of request for examination] 11.05.1994

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of

application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for

application]

2682561

[Date of registration]

[Patent number]

08.08.1997

[Number of appeal against

examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-147590

(43)公開日 平成7年(1995)6月6日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 4 L 12/56

9077-5K

H04L 11/20

102 A

請求項の数22 OL (全 24 頁) 審査請求 有

(21)出願番号

特願平6-97416

(22)出願日

平成6年(1994)5月11日

(31)優先権主張番号 93480087.1

(32)優先日

1993年6月30日

(33)優先権主張国

フランス (FR)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 クラウド・ガランド

フランス、カネス・ソア・メー 06800、

アベニュー・デ・ツイリエレス 56

(74)代理人 弁理士 合田 潔 (外2名)

最終頁に続く

(54) 【発明の名称】 高速パケット伝送ネットワーク用プログラマブル高性能データ通信アダプタ

(57)【要約】 (修正有)

【目的】高速パケット伝送ネットワーク用の高性能デー タ・パケット・バッファリング方法及びプログラマブル ・データ通信アダプタを提供する。


【構成】回線アダプタが固定長または可変長のデータ・ パケットを送受信するための、プログラマブル処理手段 を含む。本システムは次の手段を含む。

- ・上記データ・パケットをパッファリングする手段
- ・上記バッファリング手段及び上記パッファリング手段 内の上記データ・パケットを識別する手段
- ・単一命令内の上記識別手段を記憶手段にキューイング する手段
- ・上記記憶手段から別の単一命令内の上記識別手段をキ ューイング解除する手段
- ・上記バッファリング手段を解放する手段

各命令は、上記処理手段により並列に実行される次の最 大3つのオペレーションを含む。

①上記識別手段に対する演算論理(ALU)オペレーシ ョン②上記記憶手段に対するメモリ・オペレーション③

・シーケンス・オペレーション



【特許請求の範囲】

【請求項1】通信ネットワーク内のパケット交換ノード における回線アダプタであって、

固定長または可変長のデータ・パケットを受信及び送信 するプログラマブル処理手段(SPP)と、

上記データ・パケットをパッファリングする手段と、

上記パッファリング手段内の上記データ・パケットを識 別する手段と、

単一命令内の上記識別手段を記憶手段にキューイングす る手段と、

上記記憶手段から別の単一命令内の上記識別手段をキュ ーイング解除する手段と、

上記パッファリング手段を解放する手段とを含み、

更に、各上記キューイング及び上記キューイング解除の 命令が、

上記識別手段に対する演算論理(ALU)オペレーショ ンと、

上記記憶手段に対するメモリ・オペレーションと、

シーケンス・オペレーションとを含み、

実行されることを特徴とする、

プログラマブル・アダプタ。

【請求項2】上記パッファリング手段が、直接メモリ・ アクセス・モジュールの制御の下で、パッファに固定長 の上記データ・パケットを書込み及び読出す手段を含

上記記憶手段が、上記処理手段(SPP)の制御の下 で、上記識別手段を別々に記憶する手段を含む、

請求項1記載のプログラマブル・アダプタ。

【請求項3】上記識別手段が、

上記バッファを識別し、1つ以上のパッファ・リスト (B_LIST) 内で連鎖されるパッファ・ポインタ (B_PTR) と、

上記パッファ・リスト(B_LIST)を識別し、1つ 以上のパケット・リスト (P_LIST) 内で連鎖され るパケット・ポインタ(P_PTR)と、

上記パケット・リスト(P_LIST)を識別し、1つ 以上のキュー・リスト (Q_LIST) 内で連鎖される キュー・ポインタ (Q_PTR) とを含み、各リスト 報を記憶する接頭部を含む、請求項2記載のプログラマ ブル・アダプタ。

【請求項4】上記パッファ・リスト接頭部が、データ・ パケット・ヘッダに含まれる制御情報及び経路指定情報 を含む、請求項3記載のプログラマブル・アダプタ。

【請求項5】各リスト・ポインタが、

ポインタ・リストを識別する第1のフィールド(LI D) と、

上記ポインタ・リストに結合されるネクスト・ポインタ を識別する第2のフィールド(TAIL)と、

上記ポインタ・リスト内の最初のポインタを識別する第 3のフィールド(HEAD)とを含む、請求項3または 請求項4に記載のプログラマブル・アダプタ。

【請求項6】各パッファ・ポインタが、

パッファを識別する第1のフィールド(BID)と、

上記パッファ内の最初のデータ要素を識別する第2のフ ィールド (FEP) と、

上記パッファ内の最後のデータ要素を識別する第3のフ ィールド(LEP)と、

10 上記パッファ内の現データ要素を識別する第4のフィー ルド (CEP) と、

状態標識として使用される第5のフィールド(SF)と を含む、請求項3、請求項4、または請求項5に記載の プログラマブル・アダプタ。

【請求項7】パッファ・リストが固定長であり、

記憶するデータ・パケットが単一のパッファ・リストが 含むことが可能なものよりも大きい場合に、バッファ・ ポインタが複数のバッファ・リスト内で連鎖され、

上記データ・パケットの異なるリスト間の相関を保証す 上記3つのオペレーションが上記処理手段により並列に 20 るために、上記状態標識が各パッファ・リストの最終パ ッファ・ポインタ内でフラグ化される、

請求項6記載のプログラマブル・アダプタ。

【請求項8】上記キューイング命令が、

リスト・ポインタのテール・フィールドを増分する手段 と、

テール・フィールドにより識別されるポインタをLID フィールドにより識別されるポインタ・リスト内に同時 に記憶する手段と、

リスト・エンプティ (E) またはリスト・フル (F) 標 30 識を生成する手段とを含む、請求項5、請求項6、また は請求項7に記載のプログラマブル・アダプタ。

【請求項9】上記キューイング解除命令が、

リスト・ポインタのヘッド・フィールドを増分する手段

ヘッド・フィールドにより識別されるポインタをLID フィールドにより識別されるポインタ・リスト内に同時 に読出す手段と、

リスト・エンプティ (E) またはリスト・フル (F) 標 識を生成する手段とを含む、請求項5、請求項6、請求 が、該リストが含むデータに関連する任意のタイプの情 40 項7、または請求項8に記載のプログラマブル・アダプ

> 【請求項10】上記命令が上記リスト・エンプティ (E) またはリスト・フル (F) 標識をテストする手段 を含む、請求項8または請求項9に記載のプログラマブ ル・アダプタ。

【請求項11】データ・パケットのパッファリング手段 の管理が、パッファ・ポインタの全体を含む永久リスト (フリー・パッファ・リスト) により実現される、請求 項3、請求項4、請求項5、請求項6、請求項7、請求 50 項8、請求項9、または請求項10に記載のプログラマ

ブル・アダプタ。

【請求項12】上記処理手段が、

演算論理ユニットと、

レジスタ・ファイルと、

シーケンサと、

命令ファイルと、

直接アクセス・メモリ・モジュールと、

物理メモリ・アドレス発生器とを含む、請求項1、請求 項2、請求項3、請求項4、請求項5、請求項6、請求 項7、 請求項8、 請求項9、 請求項10、 または請求項 10 を識別する第2のフィールド (TAIL) と、 11に記載のプログラマブル・アダプタ。

【請求項13】固定長または可変長のデータ・パケット を受信及び送信するためのプログラマブル処理手段(S PP) とバッファリング手段と記憶手段を含むパケット 交換ノードの回線アダプタにおいて、固定長または可変 長のデータ・パケットをキューイング及びキューイング 解除する方法であって、

上記バッファリング手段に上記データ・パケットをバッ ファリングするステップと、

ッファリング手段及び上記データ・パケットを識別する ステップと、

単一命令内の上記識別手段を記憶手段にキューイングす るステップと、

上記記憶手段から別の単一命令内の上記識別手段をキュ ーイング解除するステップとを含み、各上記キューイン グ及びキューイング解除命令が、

上記識別手段に対する演算論理(ALU)オペレーショ

上記記憶手段に対するメモリ・オペレーションと、 シーケンス・オペレーションとを含み、

上記3つのオペレーションが上記処理手段により並列に 実行されることを特徴とする方法。

【請求項14】上記パッファリング手段が直接メモリ・ アクセス・モジュールの制御の下で、バッファに固定長 の上記データ・パケットを書込み及び読出す手段を含

上記記憶手段が上記処理手段(SPP)の制御の下で、 上記識別手段を別々に記憶する手段を含む、

請求項13記載の方法。

【請求項15】上記識別手段が、

上記パッファを識別し、1つ以上のパッファ・リスト (B_LIST) 内で連鎖されるバッファ・ポインタ (B_PTR) と、

上記パッファ・リスト (B_LIST) を識別し、1つ 以上のパケット・リスト (P_LIST) 内で連鎖され るパケット・ポインタ(P_PTR)と、

上記パケット・リスト (P_LIST) を識別し、1つ 以上のキュー・リスト (Q_LIST) 内で連鎖される 該リストが含むデータに関連する任意のタイプの情報を 記憶する接頭部を含む、請求項14記載の方法。

【請求項16】上記パッファ・リスト接頭部が、データ ・パケット・ヘッダに含まれる制御情報及び経路指定情 報を含む、請求項15記載の方法。

【請求項17】各リスト・ポインタが、

ポインタ・リストを識別する第1のフィールド(し! D) と、

上記ポインタ・リストに結合されるネクスト・ポインタ

上記ポインタ・リスト内の最初のポインタを識別する第 3のフィールド(HEAD)とを含む、請求項15また は請求項16に記載の方法。

【請求項18】各パッファ・ポインタが、

バッファを識別する第1のフィールド(BID)と、

上記パッファ内の最初のデータ要素を識別する第2のフ ィールド (FEP) と、

上記パッファ内の最後のデータ要素を識別する第3のフ ィールド (LEP) と、

識別手段を定義し、上記バッファリング手段内の上記バ 20 上記バッファ内の現データ要素を識別する第4のフィー ルド (CEP) と、

> 状態標識として使用される第5のフィールド (SF) と を含む、請求項15、請求項16、または請求項17に 記載の方法。

【請求項19】パッファ・リストが固定長であり、

記憶するデータ・パケットが単一のパッファ・リストが 含むことが可能なものよりも大きい場合に、バッファ・ ポインタが複数のパッファ・リスト内で連鎖され、

上記データ・パケットの異なるリスト間の相関を保証す 30 るために、上記状態標識が各パッファ・リストの最終バ ッファ・ポインタ内でフラグ化される、

請求項18記載の方法。

【請求項20】上記キューイング命令が、

リスト・ポインタのテール・フィールドを増分するステ ップと、

テール・フィールドにより識別されるポインタをLID フィールドにより識別されるポインタ・リスト内に同時 に記憶するステップと、

リスト・エンプティ (E) またはリスト・フル (F) 標 8、または請求項19に記載の方法。

【請求項21】上記キューイング解除命令が、

リスト・ポインタのヘッド・フィールドを増分するステ

ヘッド・フィールドにより識別されるポインタをLID フィールドにより識別されるポインタ・リスト内に同時 に読出すステップと、

リスト・エンプティ (E) またはリスト・フル (F) 標 識を生成するステップと、

キュー・ポインタ (Q_PTR) とを含み、各リストが 50 を含む、請求項17、請求項18、請求項19、または

請求項20に記載の方法。

【請求項22】上記命令が上記リスト・エンプティ (E) またはリスト・フル (F) 標識をテストする手段 を含む、請求項20または請求項21に記載の方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は高速ネットワークのパケ ット交換ノードのプログラマブル・データ通信アダプタ における高性能パケット・パッファリング・システム及 び方法に関する。

[0002]

【従来の技術】

技術的及び市場的傾向:電気通信環境は十分に進歩し、 ここ数年著しく変化した。この主な理由は、次に示す通 信技術において実現された輝かしい進歩である。すなわ

- ・光ファイバ伝送の成熟と、今日、高速レートが非常に 低いピット誤り率により支持されることと、
- ・専用及び公衆電気通信ネットワーク内でのデジタル技 術の全般的使用

である。

【0003】これらの新たに出現した技術に関連して、 公的または私的な電気通信会社からの提供が進展しつつ ある。すなわち、

- ・高速伝送の出現は高帯域接続性の展開を必要とするこ **٤٤**,
- ・通信容量の増加がより魅力的な料金を生むことと、
- ・広範囲の接続性オプション、効率的な帯域幅管理及び 新たな媒体の支援を通じ、ユーザの成長を管理する高い 柔軟性がユーザに対し提供されることと、
- ・1度サンプルされ、デジタル的に符号化されると、音 声、ビデオ及びイメージに由来するデータは、共通で透 過的な移送のための純粋データと併合されることであ

【0004】豊富で安価な通信手段により、以前にはコ ストのために不可能であった多くの潜在的アプリケーシ ョンが、現在注目を集めている。このような環境におい て、4つの総称的な要求がユーザにより提示されてい る。すなわち、

- ・旧アプリケーションのより良好な実行
- ・通信ネットワークの最適化
- ・新たなアプリケーションの実行

である。

【0005】高性能ネットワーク:第1のステップで は、T1中枢ネットワークがTDM (時分割多重:Time Division Multiplexing) 技術により主に展開され、回 線の集合化を通じてコスト節減を達成した。これらのシ ステムは、ホスト/端末コンピューティング及び64K bps PCM (パルス符号変調:Pulse Code Modulat ion) 音声トラフィックの固定帯域幅要求を容易に支援 50 ンク速度の増加は、通信ノードの処理速度の比例的増加

する。

【0006】今日、データ伝送はアプリケーションに特 定の焦点を置き、またカスタマ・トラフィック・プロフ ァイルにおける基本的な推移を統合することにより、発 展している。ワークステーションの成長、ローカル・エ リア・ネットワーク (LAN) 相互接続、ワークステー ション及びスーパ・コンピュータ間の分散処理、新たな アプリケーション及び様々なしばしば相反する構造の統 合(例えば階層的対ピア・ツー・ピア、広域(WAN) 10 対構内(LAN)ネットワーク、音声対データ)に影響 され、データ・プロファイルはその帯域幅、パースト・ レート、非決定性がより高くなり、またより接続性を要 求する。上述にもとづき、LANトラフィック、音声、 ビデオ、及びチャネルに接続されたホスト、事務用ワー クステーション、エンジニアリング・ワークステーショ ン、端末、及び中間ファイル・サーバ間のトラフィック

20 合を反映する。すなわち、 ・イーサネット、トークン・リング、APPN、FDD I、OSI、ISDN、ATMなどを含むエンド・ユー ザ・ネットワーク・プロトコル

を伝送する高速中枢を横断し、分散コンピューティング

・アプリケーションを支援する強い要求が存在すること

が明らかである。このトラフィックは次に示す異種の混

・実時間伝送(音声及びビデオなどの安定ストリーム・ トラフィック)及び非実時間伝送(対話データなどのバ ースト的性質のトラフィック)

である。

【0007】高速プロトコルによる敏活な中枢ネットワ ークのこのビジョンは、データ、音声、及びビデオ情報 30 をデジタル的に符号化し、小さなパケットに刻み、ノー ド及びリンクの共通のセットを通じて伝送する高速パケ ット交換ネットワーク・アーキテクチャの出現を推進す る。低速リンクは存在するが、光ファイバ・リンクの可 用性は、多くの低速リンクを有するよりも、幾つかの高 速リンクを有することの方を費用的に有利にする。高速 中枢の他に、実質的に交換ノードにアクセスを提供する 周辺ネットワークが存在する。この周辺ネットワークは 比較的低速なリンクを含み、これらは中枢で使用される のと同一のプロトコルまたは交換技術を使用しない。更 40 に、周辺ネットワークは、比較的低速なエンド・ユーザ のトラフィックを高速中枢にマルチプレクスするタスク を実行する。このように、中枢交換ノードは主に高速回 線を処理する。各交換ノードに入力する高速回線の数は 比較的小さいが、総スループットは1秒当たりギガビッ

【0008】スループット:これらの新たなアーキテク チャの主要な要求は、実時間配布制約条件を満足し、音 声及びビデオの移送に必要な高ノード・スループットを 達成するために、終端間遅延を低減することである。リ

トの範囲で非常に高い。

とは合致せず、高速ネットワークに対する基本的な挑戦は、各ノードにおけるパケット処理時間の最小化である。例として、2人のエンド・ユーザ間で音声パケットを配布するための典型的な100ms遅延に適合するためには

- ・パケット化及びエンド・ポイントにおける機能の実行に合計36msが必要で、
- ・米国を横断するために、約20msの不変の伝播遅延が必要で、
- ・パケットがネットワークを通じて移動する時、全ノー 10 ド内処理時間に対し、44msが必要となり、5ノード のネットワークでは、各ノードはキューイング (queuei ng) 時間を含め全処理時間に約8msを要し、10ノー ドのネットワークでは、各ノードは約4msを要する。

【0009】同一の制約条件を考慮する別の方法が図1に表される。すなわち、1MIPS(Millions of Instructions Per Second:100万命令/秒)の有効処理レートでノードを取り込む場合であり、ネットワーク・ノードが1処理パケット当たり833000命令を実行しなければならない場合でも、9.6kbps回線を1000パイトのパケットで満たすことが可能である。64kbps回線では、ノードは1パケット当たり125000命令を実行可能である。しかしながら、OC24リンクを満たすためには、1MIPSノードは1パケット当たり7命令しか実行できない。後者の場合では、10MIPS乃至30MIPSの有効レートでさえも、1パケット当たり70万至200命令しか許可できない。

【0010】処理時間を最小化し、高速/低誤り率技術を十分に利用するために、新たな高帯域ネットワーク・アーキテクチャにより提供されるほとんどの移送機能は、終端間ベースで実行される。これはデータのフロー制御及び誤り回復、音声及びビデオのパケット化及び再アセンブリを含む。プロトコルは次のように単純化され

・第1に、中継ノードが個々の(エンド・ユーザ間の) 移送接続を気にする必要がない。

・第2に、高性能及び高品質リンクがもはやノード間誤り回復または再伝送を要求しない。渋滞及びフロー制御がネットワーク接続のアクセス・ポイント及びエンド・ポイントにおいて管理され、その結果、中間ノードの配 40 慮及び機能の両者を低減する。

【0011】パケット・サイズ: 伝送のために提供されるユーザ・データのブロック・サイズは広範に変化する。これらのブロックが多くの短い"パケット"に分割される場合、全ブロックがネットワークを横断する通過遅延はかなり短くなる。これはブロックが多くの短いパケットに分割される時、各パケットがネットワークにより別々に処理され、ブロックの最初の幾つかのパケットが宛先において、最後のパケットが出所により送信されるよりも先に受信されるからである。

8

【0012】全てのデータ・トラフィックを小さな最大 長に制限することにより、中間ノードにおけるキューイング遅延が平滑化され、プロックが任意長である場合よりも、より平坦な通過遅延特性が提供される。短バケットの別の利点は、例えば、各パケットが丁度1つのパッファに適合することが知られており、パケットが短く、一定の比較的均一なレートで配布される場合に、中間ノード内の固定長パッファのプールの管理を容易にし、ノード・パッファ・プールに必要な記憶容量を最小化する。

【0013】しかしながら、短パケット・サイズには大きな問題がある。従来のパケット交換ノードのアーキテクチャの特徴は、パケット長に関係なく、パケットの交換に特定の時間または特定の命令数を要することである。すなわち、1000パイトのプロックは、100パイトのプロックの場合とほぼ同等の交換用のノード資源を必要とする。従って、1000パイトのパケットを10個すなわち100パイトのパケットに分割すると、中間交換ノード上におけるロードが10倍になる。この作のは、それほどクリティカルではない。今日、リンクは非常に高速であり、ノードは比較的遅いため、この特徴はネットワーク・スループットに対する重大な制限となる

【0014】短パケットは、音声またはビデオ・パケットなどの受信側に安定した均一なレート(等時性モード)で配布されなければならない実時間データの伝送に、より好適である。通過遅延及び誤り回復の両者の問題に対する解決は、固定長の非常に短いパケットを使用30 することである。更に、この技術はノードの交換に必要な交換ハードウェアを単純化(従って高速化)する。例えば、ATM標準(Asynchronous Transfer Mode:非同期転送モード)は48パイトのデータ・セル・サイズを使用し(セルは固定長のパケット)、ルーティング(経路指定)ヘッダ(5パイト)が妥当性のためにチェックされ、セル内のデータはアプリケーションにより管理される"高位層"プロトコルを意味する終端間プロトコルに残される。

【0015】別の面では、純粋なデータが非常にバースト的で非決定性の形式で生成され、この場合には通過遅延の問題は有さない。このデータは、必ずしも宛先においてエンド・ユーザに提供される情報の品質を劣化させることなく、遅延される。パケットが長くなればなるほど、任意のデータ・スループットにおいて、1秒当たりより少ないパケットが交換されなければならない。しかしながら、トラフィックの予測不能文字は、通常、応答時間を犠牲にし、パッファ及びキューの大量の処理を要求する。

【0016】異なるデータ・パケット伝送システムを十 50 分に利用するためには、ネットワークを介するデータ転

送は、パケットを人工的な長さに処理することなく、ユ ーザ・パケットとほぼ同じサイズのパケットにより実行 されなければならない。単なるデータ・ネットワーク或 いは単なる音声またはビデオ・ネットワークに反し、高 速ネットワーク・アーキテクチャは、可変長パケットに より動作する複数の異種の伝送プロトコルを支援する必 要がある。

【0017】接続性:高速ネットワークでは、ノードは 総接続性を提供しなければならない。これはペンダまた はプロトコルに関係なく顧客の装置を接続すること、及 10 びエンド・ユーザが他の装置と通信する機能を含む。ト ラフィック・タイプはデータ、音声、ビデオ、ファック ス、グラフィック及びイメージを含む。ノードは全ての 共通キャリア機構を利用し、複数のプロトコルに適応可 能でなければならない。全ての必要な変換が、エンド・ ユーザにとって自動的且つ透過的でなければならない。 例えば、高速ノードは、ユーザ・ネットワーク上のSN A (System NetworkArchitecture) 装置の存在に依存し てはならない。これはSNA環境においても、ルータ、 構内交換 (PBX)、ローカル・エリア・ネットワーク 20 識別する手段 (LAN) などから構成される非SNA環境の場合と同 様のサービス・レベルを提供できなければならない。

【0018】主要要求:超高速回線上の混合トラフィッ ク・ストリームの効率的移送は、ネットワークの各通信 ノードに対し、次のように要約される性能に関する要求 セットを意味する。

- ・超短パケット処理時間
- 超高スループット
- ・効率的キュー及びパッファ管理
- ・1パケット当たりの制限された命令数
- ・広範囲の接続性オプションを支援する超柔軟性

【0019】高帯域幅は、超高速パケット処理及び制御 プロトコルを支援し、音声及びピデオ・トラフィックの 実時間伝送ニーズを満足するための特殊なハードウェア の必要を意味する。処理時間は高速ネットワークにおけ る主なポトルネックであり、今日ほとんどの通信ノード は、ルーティング・パケット処理及びルーティング機能 をプロセッサからオフ・ロードする高速交換ハードウェ アで構成される。

フトウェアによるアプローチにより各ノードにおける接 統性及び柔軟性の要求に答え、製造及び適応コストを最 適化することが、最も適切な解決方法である。回線アダ プタは共通のハードウェア設計を基本とし、アクセス・ ポイント間またはノード間移送機能を実行する特定のプ ログラミングにより構成される。異なるアクセス・プロ トコル及びデータ・ストリーム、すなわちフレーム・リ レー、HDLC (High Level Data LinkControl:ハイ ・レベル・データ・リンク制御手順)、CBO (Contin uous BitOperation:連続ピット・オペレーション) 、

10

ATMなどを支援するアダプタの適応性が、アクセス・ エージェントと呼ばれる論理コンポーネントにより提供 される。こうした論理結合アダプタ/アクセス・エージ ェントはソフトウェアにより指定され、低減されたコス トで非常に大きな柔軟性を提供する。各回線アダプタは システム始動時に次の項目に従い、自動的に構成され る。

- ・アダプタ機能
- ・アクセス・プロトコル
- [0021]

【発明が解決しようとする課題】本発明によれば、高性 能パケット・パッファリング方法及びプログラマブル・ データ通信アダプタ・システムが開示される。回線アダ プタは、固定長及び可変長のデータ・パケットを送受信 するためのプログラマブル処理手段を含む。このシステ ムは次の点で特徴化される。

- ・上記データ・パケットをパッファリングする手段13
- ・上記パッファリング手段内の上記データ・パケットを
- ・単一命令内の上記識別手段を記憶手段131にキュー イングする手段(図15)
- ・別の単一命令内の上記識別手段を上記記憶手段131 からキューイング解除する手段(図16)
- ・上記バッファリング手段を解放する手段 [0022]

【課題を解決するための手段】各命令は次に示す上記処 理手段により並列に実行される3つのオペレーションか ら構成される。

- 30 ・上記識別手段に関する演算論理ユニット (ALU) オ ペレーション
 - ・上記記憶手段に関するメモリ・オペレーション
 - ・シーケンス・オペレーション

[0023]

【実施例】図2を参照すると、通信システムの典型的な モデルが示され、これは専用回線、キャリア提供サービ ス、または公衆データ・ネットワークを使用する高性能 ネットワーク200を介して通信する、幾つかのユーザ ・ネットワーク212により構成される。各ユーザ・ネ [0020] しかしながら、同等の性能においては、ソ 40 ットワークは、エンタプライズ・サーバ213として使 用される大規模コンピュータを相互接続する通信プロセ ッサ及びリンク211、LAN(ローカル・エリア・ネ ットワーク)214に接続されるワークステーションま たはパーソナル・コンピュータを使用するユーザ・グル ープ、アプリケーション・サーバ215、PBX(構内 交換) 216またはビデオ・サーバ217のセットとし て説明される。これらのユーザ・ネットワークは異なる 設定で分散されており、広域移送機構を通じて相互に接 続される必要があり、データ転送を編成するために異な 50 るアプローチが使用される。幾つかのアーキテクチャは

各ネットワーク・ノードにおけるデータの保全性をチャックし、伝送を低速化する。他のアーキテクチャは実質的に高速データ転送を要求し、それにより、パケットが最高レートで最後の宛先に伝送されるようにフローを処理するために、ノード内の伝送、ルーティング及び交換技術が最適化される。本発明は実質的に後者のカテゴリに属し、より詳細には、次章で詳述される高速パケット交換ネットワーク・アーキテクチャに属する。

【0024】高速パケット交換ネットワーク:図2は一 般的に、8つのアクセス・ノード(201乃至208) を含む高速パケット交換伝送システムを示し、各ノード はトランク(Trunk)209 と呼ばれる高速通信回線に より相互接続される。ユーザによる高速ネットワークへ のアクセス210は、周囲に配置されるアクセス・ノー ド202乃至205を介して実現される。これらのアク セス・ノードは1つ以上のポートを含み、各々は標準イ ンタフェースを支援する外部装置をネットワークに接続 し、ユーザ・データ・フローをネットワークを介して、 他の外部装置にまたはから移送するために要求される変 換を実行するアクセス・ポイントを提供する。例とし 20 て、アクセス・ノード202は3つのポートを介して、 構内交換(PBX)、アプリケーション・サーバ、及び ハプとそれぞれインタフェースし、隣接中継ノード20 1、208及び205により、ネットワークを介して通 信する。

【0025】交換ノード:各ネットワーク・ノード20 1万至208はルーティング・ポイントを含み、入来パケット・データが選択的に、隣接中継ノードに向かう出カトランクに経路指定される。こうしたルーティング判断は、データ・パケットのヘッダに含まれる情報に従っ30て下される。基本パケット・ルーティング機能に加え、ネットワーク・ノードは次に示すような補助サービスを提供する。

- ・ノード内で生成されたパケットに対応するルーティン グ経路の判断
- ・ネットワーク・ユーザ及び資源に関する情報の検索及 び更新などのディレクトリ・サービス
- ・リンク利用情報を含む物理ネットワーク・トポロジの 一貫性の維持
- ・ネットワークのアクセス・ポイントにおける資源の予 40 約

【0026】各ポートは複数のユーザ処理装置に接続され、各ユーザ装置は別のユーザ・システムに送信される 制御装置との間で 最新の情報を提供 は、ネットワークで シンク、または典型的にはその両者を含む。ユーザ・プロトコルの解釈、パケット・ネットワーク200上の伝送に適するようにフォーマットされたパケットへのユーザ・データの変換、及びこれらのパケットを経路指定するためのヘッダの生成は、ポート内で実行されるアクセ 50 構成を可能とする。

12

ス・エージェントにより達成される。このヘッダは制御フィールド及びルーティング・フィールドから構成される

- ・ルーティング・フィールドは、ネットワーク200を 介して、パケットをアドレス指定される宛先エンド・ノードに経路指定するのに必要な全ての情報を含む。
- ・制御フィールドはとりわけ、ルーティング・フィール ドを解釈するために使用されるプロトコルの符号化識別 を含む。
- 【0027】ルーティング・ポイント:図3は、図2に表されるネットワーク・ノード201乃至208内で見い出される典型的なルーティング・ポイント300の一般的なブロック図を示す。ルーティング・ポイントは高速パケット交換機302を含み、ここにルーティング・ポイントに到来するパケットは入力される。こうしたパケットは、
 - ・他のノードから高速伝送リンク303上をトランク・ アダプタ304を介して、及び
 - ・ユーザからポート301と呼ばれるアプリケーション・アダプタを介して、受信される。

【0028】パケット・ヘッダ内の情報を使用することにより、アダプタ304、301は、交換機302によりローカル・ユーザ・ネットワーク307に向けて、またはノードを去り伝送リンク303に向けて経路指定されるパケットを決定する。アダプタ301及び304は、交換機302にパケットを発する以前または以後に、それらをキューに待機するためのキューイング回路を含む。

【0029】ルート制御装置305は、通信経路を達成 するために使用されるネットワーク資源の量を最小化す るように、ネットワーク200を介する最適なルートを 計算し、ルーティング・ポイント内で生成されるパケッ トのヘッダを生成する。最適化の基準には、接続要求の 特性、経路内のトランクの能力及び利用、中間ノードの 数などが含まれる。経路指定のために必要な全ての情 報、すなわちノード及びノードに接続される伝送リンク に関する情報が、ネットワーク・トポロジ・データベー ス306に含まれる。安定状態条件の下では、全てのル ーティング・ポイントが同じビューを有する。新たなり ンクが活動化され、新たなノードがネットワークに追加 される時、ネットワーク・トポロジ情報が更新される。 こうした情報は制御メッセージにより他の全てのルート 制御装置との間で交換され、ルート計算のために必要な 最新の情報を提供する(こうしたデータベースの更新 は、ネットワークのエンド・ユーザ間のデータ・パケッ トに非常に類似するパケットにより処理される)。ネッ トワーク・トポロジが継続的な更新により、各ノードに おいて現状を維持される事実は、エンド・ユーザの論理 セッションを崩壊することなく、動的なネットワーク再

【0030】パケット・ルーティング・ポイントへ入来 する伝送リンクは、ローカル・ユーザ・ネットワーク2 10内の外部装置からのリンク、または隣接ネットワー ク・ノード209からのリンク(トランク)を含む。い ずれの場合においても、ルーティング・ポイントは同様 に動作し、各データ・パケットを受信し、それをパケッ ト・ヘッダ内の情報により指令される別のルーティング ・ポイントに転送する。高速パケット交換ネットワーク は、単一のパケットの期間を除いては、任意の伝送機構 く、任意の2エンド・ユーザ・アプリケーション間の通 信を可能とするように動作する。このようにして、パケ ット・ネットワークの通信機構の利用が最適化され、各 通信経路に対応する専用伝送リンクで可能なものより も、極めて多くのトラフィックが伝送可能となる。

【0031】ポート及びトランク・アダプタ:

アダプタ機能:ポートは高速ネットワークの境界に配置 される。これらは端末装置が使用される特定の高速プロ トコルを知る必要性を伴わないで、高速ネットワークを 介して情報を交換することを許可する。ポートの主要機 20 能を次に示す。

- ・外部資源から外来プロトコル・データ単位を受信し、 それらを高速パケットとしてネットワークを介して、目 的ポートに転送する。
- ・髙速パケットを外来プロトコル・データ単位に変換し **戻し、それらを目的資源に送信する。**
- ・帯域幅を制御する。

注釈:出所ポート及び目的ポートは同一ノード内に配置

【0032】トランクは高速ネットワーク・ノード間の 30 送を処理する。 リンクである。これらは高速パケットを伝送する。各ト ランクはそのリンク帯域幅及びリンク状態を管理する。 トランクの重要なタスクは、遅延及び渋滞を低減するた めのトラフィック優先順位の管理及び内部パッファの割 当てである。

【0033】更に、ルート制御装置305と呼ばれる特 殊なタイプのアダプタが存在する。これは、

- ・交換機302を介して、他のアダプタ301、304 と涌信する。
- ・トポロジ、経路選択などのルート制御装置の集中化機 40 e. 交換送信機アダプタ404 能を実現する。
- ・終端間高速接続を確立、維持及びキャンセルする。

【0034】アダプタ・アーキテクチャ:多かれ少なか れ柔軟で効率的な伝送システムを獲得するために、上記 ポート、トランク及びルート制御装置アダプタを設計す るための幾つかの技術が存在する。今日、ほとんどのア ダプタは、接続リンクの機能及びプロトコルに依存する 特殊なハードウェアにより構成される。

【0035】本発明は前述された接続性及び柔軟性要求 を満たすものであり、共通ハードウェア構造にもとづく 50・パケット(ポート)内の再アセンブリ

14

ソフトウェア解決を提供する。ポート及びトランク・ア ダブタは同一のアーキテクチャを提示し、それらの機能 の違いは特定のプログラミングにより実現される。しか しながら、今日市場において入手可能な最も効率的な汎 用目的マイクロプロセッサを使用しても、経験によれ ば、1秒当たりの交換パケット数に関する所望の性能レ ベルに達することは非常に困難である。これが各アダブ タの制御が2つのプロセッサ、すなわちパケット交換用 に最適化された特定目的プロセッサ(SPP) 406及 またはノード機構をその通信経路に専従させることな 10 び412、及び汎用目的プロセッサ(GPP)409の 間で共用されてきた理由である。前者は性能面でクリテ ィカルな処理である交換パケットを扱い、後者はアダプ 夕の管理を担当する。

> 【0036】図4に示されるように、各アダプタ400 は次の論理コンポーネントを含む。

- 1. 汎用目的プロセッサ (GPP) 409-このプログ ラミングは選択されたポートまたはトランク・アダプタ 機能に依存する。GPPはアダプタ制御オペレーション を実現する。
- 2. 受信アダプタ401-次の3つの機能を実現する。
 - 高速パケット・ヘッダのチェック
 - 各入来パケットのヘッダ内で指定されるルーティング
 - ・モードに従うトラフィック識別
 - ・適切なヘッダによる入来パケットの交換機403を介 する経路指定

【0037】受信アダプタは次の論理コンポーネントを 含む。

- a. 回線受信機407-回線インタフェース415と受 信パッファ・メモリ (RBM) 405との間のデータ転
- b. 受信パッファ・メモリ (RBM) 405-ユーザ・ データ・パケットを一時記憶する。
- c. 受信特定目的プロセッサ(RSPP)406-局所 メモリ (LM) 408を含む特殊マイクロプロセッサを 基本とする。RSPPは受信された安定状態パケット・ フローを処理し、制御パケットを汎用目的プロセッサ4 09に転送する。
- d. 局所メモリ (LM) 408-RSPP406により 作業領域として使用される。
- - -受信特定目的プロセッサ406の制御の下で、受信バ ッファ・メモリ(RBM)405から転送されるデータ
 - ・フローを処理する。
 - このフローを固定長セルにセグメント化する。
 - 適切な交換ルーティング・ヘッダを生成する。

【0038】3. 送信アダプタ402-次の機能を実現 する。

- ・交換機403からのデータ・フローの受信
- ・セル・ヘッダのチェック

・トランク機能(トランク・アダプタ)

・ルーティング

【0039】送信アダプタは次のコンポーネントを含

- a. 交換受信機410-交換機403から入来するフロ ーを処理し、それを再アセンブリのためにパッファ・メ モリに転送する。
- b. 送信特定目的プロセッサ (XSPP) 412-受信 特定目的プロセッサ406と類似。XSPPは安定状態 データを処理し、制御フローを汎用目的プロセッサ(G 10 ングするステップ。 PP) 409に転送する。
- c. 回線送信機アダプタ413-パッファ・メモリ41 1と回線インタフェース415との間のデータ転送を処 理する。

【0040】アダプタは一方の側がパケット交換機に接 続され、他方の側が回線インタフェースに接続される。

- ・回線インタフェース415はポート及びトランク・ア ダプタ物理インタフェースを適切な媒体に適合させる。
- ・パケット交換機302、403はルート制御装置30 5及び異なるポート301、トランク・アダプタ304 20 義されるセルと同一または類似である。その結果、 が通信することを許可する。

【0041】データ・フロー制御:トランク・アダプタ における受信及び送信データ・フローが図5に示され る。可変長のパケットを有するプロプライエタリ高速ネ ットワークでは、受信処理は次のステップを含む。

- 1. 回線受信機、パッファ・メモリ、特定目的プロセッ サ501システムが、
- a. パケットを回線から受信するステップ。
- b. パケット・ヘッダをチェックし、エラーの場合、パ ケットを廃棄するステップ。
- c、ルーティング・モードに従い、パケット・ヘッダに 含まれる情報を処理するステップ。
- d. 制御メッセージを汎用目的プロセッサ(GPP)5 02へ転送するステップ。
- e. パケットを宛先アダプタの機能内の特定交換ヘッダ によりカプセル化するステップ。
- f. パケット及びGPP502制御メッセージを交換送 信機アダプタ504に転送するステップ。

【0042】2. 交換送信機アダプタ504

- a. パケットを交換機503に適合される固定長のセル 40 にセグメント化するステップ。
- b. 交換機503を介するセルの伝送の間に交換ヘッダ の保全性を保証するために、エラー・チェック・フィー ルドを生成するステップ。

【0043】送信処理は次のステップを含む。

- 1. 交換受信アダプタ505が、
- a. 交換機503からセルを受信するステップ。
- b. 交換ヘッダをチェックし、エラーの場合、セルを廃 棄するステップ。

【0044】2. ライン受信機、パッファ・メモリ、特 50 ・アダプタの送信側では、I01=回線送信機、及びI

16

定目的プロセッサ506システムが、

- a. データ・パケットを再アセンブルするステップ。
- b. 制御パケットを汎用目的プロセッサ502に転送す るステップ。
- c. パケットをルーティング・ヘッダによりカプセル化 するステップ。
- d. GPP502から制御パケットを受信するステッ
- e. データ及び制御パケットを適切なキューにキューイ
 - f. 出力パケットを実時間データに与えられる優先順位 で処理するステップ(次に非実時間データに与えられる 優先順位で処理するステップ)。

【0045】可変長のパケットを有するプロプライエタ リ環境において、または固定長の短セルを有するATM (非同期伝送モード) などの標準モードにおいて、また はその両者において機能するアダプタを設計することが 可能である。この最後の場合では、性能目的上、交換機 に経路指定されるセルは、ATMプロトコルにおいて定

- ・交換送信機アダプタ508及び受信機アダプタ509 内でパケットのセグメント化及び再アセンブリのステッ プが除去される。
- ・特定目的プロセッサ507、510内の交換ヘッダ処 理が単純化される。

【0046】アダプタ機能構造:本発明は回線受信機/ 送信機、パッファ・メモリ、特定目的プロセッサ、及び 交換アダプタ間の関係を扱い、特に、アダプタ内のスル ープット及び処理時間を最適化するように、データ・フ 30 ローの処理を扱う。より詳細には、本発明はデータ・バ ッファをキューイング及びキューイング解除する超高性 能システムに関する。

【0047】通信アダプタは次の原理を基本とする。

- 特定目的プロセッサは安定状態データ・フローを管理 するために必要なオペレーション数を最小化するように 設計される。
- ・データ・パケット及び制御データは、2つの異なるメ モリすなわちパッファ・メモリ及び局所メモリ内でそれ ぞれ別々に管理される。
- ・データ・パケットのパッファリング、キューイング及 びキューイング解除機構は、全てのポート・トランク及 び受信/送信アダプタにおいて同一である。

【0048】これらの考慮に従い、次の従来技術が本発 明を説明するために使用される。すなわち、パッファ・ メモリに読出す装置及びパッファ・メモリに書込む装置 が、それぞれIO1及びIO2により指定される。これ は、次のことを意味する。

- ・アダプタの受信側では、IO1=交換送信機、及びI O2=回線受信機

O 2 =交換受信機

【0049】同様に、

・入力データ・ストリームは交換または外部回線IO2 からパッファ・メモリに転送される。

・出力データ・ストリームはパッファ・メモリから交換 または外部回線IO1に転送される。

【0050】更に、"パケット"の意味はアプリケーショ ンに依存し、例えば、ポートからのSDLCフレーム、 トランクからのプロプライエタリ・パケット形式、AT グラフで使用される用語 "パケット"は、明確なデータ 単位形式を指す。

【0051】データ構造:

パッファ、パケット、キュー構造:データ・パケットは バッファ・メモリ (BM) に記憶され、制御データは局 所メモリ (LM) 内の特定目的プロセッサ (SPP) に より直接管理される。入力装置(回線/交換受信機IO 2) または出力装置(回線/交換送信機 I O 1) に割当 てられるメモリの基本単位は、固定長のパッファであ 局所メモリ内において、パッファ・ポインタ(B PT R) と呼ばれるポインタにより表される。ポインタはバ ッファ・メモリに記憶される論理データ構造(パッフ ァ、パケット、キューなど)を識別する総称用語であ る。パケットの記憶は1乃至幾つかのパッファを要求す る。これらのパッファはポインタのリスト(B_LIS T) を使用して連鎖され、このリストはそれ自身パケッ ト・ポインタ (P_PTR) により表される。パケット ・ポインタのリスト (P_LIST) はキュー・ポイン 夕(Q $_$ PTR)により識別され、幾つかのパケットの 30 第1要素ポインタ(FEP):パッファ内の最初のデー キューを指定する。

【0052】リスト接頭部:各リストは特定のパケット またはキュー構造を表し、構造が含むデータに関連する 任意のタイプの情報を記憶するために使用される接頭部 がその先頭に来る。バッファ・リストにおいて、接頭部 (B_PREFIX) は次に示すパケットの経路指定に 関連する情報を含む。

- ・パケット・ヘッダ
- ・パケット受信の日付
- ・パケット長

【0053】パケット・ヘッダに対する全てのプロセッ サ・オペレーションは、パッファ・メモリ (BM) に記 憶されるデータをアクセスする必要なく、局所メモリ (LM) 内で実現される。更に、プロセッサ (SPP) が局所メモリに対し作業している時、パッファ・メモリ 上でのDMAオペレーションは途絶されない。その結 果、より効率的なルーティング処理及びメモリ管理が実 現される。

【0054】パケット・セグメンテーション:メモリ管 理を容易にするため、パケット及びキュー用に使用され 50 される(CEP=FEP=A)804。この方法は受信

18

るリストは固定長である。図7に表されるように、パッ ファ・リストが含むことができるよりも大きなパケット が、セグメント化される。この方法はリスト (B_L I ST) が最大パケット長にサイズ化されないことを許可 する。セグメント (B_LIST1、B_LIST2) はパケット・リスト (P_LIST) 内で別個のパケッ ト・ポインタ (P_PTR1、P_PTR2) により識 別される。同一パケットのセグメント間の相関は、各セ グメントの最後のパッファ・ポインタ (B_PTR) 内 Mトランクから受信されるセルに適用される。次のパラ 10 に配置される特定状態フィールド (SF) を通じて実現 される。このフィールドはリストがフルの時に、EOS (End Of Segment:セグメントの終り) とフラグ化され

> ・状態フィールドがEOSであることが見い出される と、パケット・リスト (P_LIST) 内の次のポイン タは、同一データ・パケットの別のセグメントを識別す る。

・状態フィールドがパケットの終り (EOP: End Of P acket) に等しいことが見い出されると、パケット・リ る。図 6 に表されるように、これらのパッファの各々は 20 スト (P_LIST) 内の次のポインタは別のデータ・ パケットを識別する。

> 【0055】パッファ・ポインタ:図8はパッファ・ポ インタ801の一般形式を示す。パッファ800はフル である必要はなく、データ(DDDDDDDD)は任意 の (A) で開始し、 (B) で終了する。例えば、パッフ ァの最初のパイトがヘッダ及び末部を含むように予約す ることが可能である。データの書込み及び読出しは、バ ッファ・ポインタ801内に配置される5つのフィール ドにより実現される。

夕要素の識別(データは任意の位置で開始)。

最終要素ポインタ (LEP):パッファ内の最終データ 要素の識別(データは任意の位置で終了)。

状態フィールド (SF):このフィールドはリストの最 後のパッファ・ポインタ内で使用され、セグメントの終 り (EOS) またはパケットの終り (EOP) のいずれ かを指定する。

パッファ識別子(BID):データを含むパッファの識

40 現要素ポインタ (CEP): 読出しまたは書込みのため の現データ要素の識別。

【0056】データ獲得以前のパッファ・ポインタの状 態は、現要素ポインタ (CEP) が第1要素ポインタに 等しくセットされる(FEP=CEP=A) 802。現 要素ポインタは新たな要素が記憶される度に増分され る。獲得の終了において、現要素ポインタは最終データ を指定する(СЕР=В) 803。続く処理において、 現要素ポインタ値(CEP=B)が最終要素ポインタ (LEP) に書込まれ、その後、その初期値にリセット

ある。

されたデータの順序でそれらのデータを送信する。

【0057】リスト・ポインタ:図9を参照すると、リ スト・ポインタ形式は3つのフィールドを含む。

リスト識別子(LID):リストの識別。

ヘッド:リストの最初のポインタの識別。

テール:リストに結合する次のポインタの識別。

[0058] フリー・パッファ・リスト (FBL):パ ッファ・メモリの管理はフリー・パッファ・リスト(F BL) と呼ばれる特定リストにより実現される。FBL はバッファ・ポインタの全体を含み、その役割は、フリ 10 ー・バッファ・リスト・ポインタ(P_FBL)のヘッ ド及びテール・フィールドを使用し、メモリ占有の状態 を提供する(図12)。

T:パッファ・メモリ内のパッファの合計数。

ヘッド:リストの最初のフリー・パッファの識別。新た なパッファが充填される度に、ヘッド・フィールドが増 分される。

テール:リストの次のフリー・パッファの識別。新たな バッファが解放される度に、テール・フィールドが増分 される。

ヘッド=テール:パッファ・メモリがフル状態。

増分されたテール=ヘッド:パッファ・メモリがエンプ ティ。

【0059】フリー・パッファ・リスト(FBL)は開 始時に生成され、動的に生成される他のリスト(パッフ ァ、パケットまたはキュー・リスト)とは異なり、永久 的である。

注釈:一般に、資源の欠如が見い出される時(フリー・ バッファ・リスト・エンプティ)、バッファ・メモリに 記憶されないパケットは廃棄される。

【0060】特定目的プロセッサ構造:特定目的プロセ ッサ機能構造が図13に表される。

【0061】プロセッサ並列処理:特定目的プロセッサ は3つのオペレーションを並列に実行するように設計さ れる。

- 1. レジスタにおけるALU (演算論理ユニット、14
- 0) オペレーション
- 2. メモリ・オペレーション
- 3. シーケンス・オペレーション

ことを要求する。

命令:コード・ワードの内容。アセンプラ言語では、命 令は1ラインのコードに対応する。全ての命令は1プロ セッサ・サイクルで実行される。

オペレーション:命令は同時に実行される1つ以上のオ ペレーションを含む。

【0063】メモリ空間:SPPメモリ空間は3つのプ ロックに分割される。

- ・命令記憶130。
- ・局所メモリ (LM) 131。これはコード作業領域で 50 2つのDMAポインタ (D_PTR1、D_PTR2)

20

・パッファ・メモリ (BM) 132。データ・パケット がアダプタを通過する時の、データ・パケットの保存場 所である。

【0064】これらは全て並列に動作し、命令記憶13 0はシーケンサ133の制御の下で、局所メモリはプロ セッサ・コードの制御の下で、またパッファ・メモリ1 32は直接アクセス・メモリ(DMA) 134の制御の 下で動作する。

【0065】レジスタ:レジスタは2つのカテゴリに分 類される。

1. 汎用目的レジスタ (GPR)

これらのレジスタはレジスタ・ファイル (RF) 135 内に配置され、命令オペランドとして使用可能である。

2. 制御レジスタ (CR)

CRは特定機能において使用されるハードウェア・レジ スタであり、命令オペランドとしても使用可能である。 しかしながら、GPRと比較して、その使用の自由度は 限られている。特に、これらの制御レジスタの内の2つ 20 136は直接アクセス・メモリ (DMA) 134内に配 置される。

・CR1=D_PTR1 (DMAポインタIO1)

・CR2=D_PTR2 (DMAポインタIO2)

DMAポインタ1及び2は入出力IO1137及びIO 2138に関連され、これらは両者とも現パッファ・ポ インタ (B_PTR) を含む。

【0066】メモリ・アドレス発生器 (MAG) 13 9:全てのロード及びストア・オペレーションにおい て、局所メモリまたはパッファ・メモリ上で、物理アド 30 レスはパッファまたはリスト・ポインタの異なるフィー ルドから再構成され、オペランドとして使用される。性 能上の理由から、このオペレーションはメモリ・アドレ ス発生器 (MAG) 139と呼ばれる特殊ハードウェア ・コンポーネントにより実現される。

【0067】直接メモリ・アクセス制御装置(DMA) 134:プロセッサと共同して直接メモリ・アクセス制 御装置 (DMA) 134を使用することは、技術的に既 知である。その役割は、プロセッサ (SPP) の介入無 しに、IO装置137、138とパッファ・メモリ13 【0062】並列性は命令とオペレーションを区別する 40 2との間で、データを迅速に転送することである。DM Aモジュールは2つの独立なプログラマブル・チャネル を含む。 IO装置はパッファ・メモリ132へのアクセ スを制御するDMAにサービス要求(SR1、SR2) を提供する。プロセッサ介入はパッファ及びパケットの 境界においてのみ必要とされる。2つのIO装置とパッ ファ・メモリとの間のデータ・ストリームは、コードと 並列に処理される。BMIOパス上で最大2つのIOオ ペレーションがマルチプレクスされる。その一方はIO 1であり、他方はIO2である。そのために、DMAは

を管理する。これらのポインタはパッファ・ポインタに 外ならない。

【0068】入出力サプシステム:

- ・特定目的プロセッサ(SPP)は"マスタ"と見なさ れ、接続を確立する。
- I O装置及びパッファ・メモリはプロセッサ・コード により直接的に、またはDMAを介して制御される。
- ・パッファまたはパケット境界の場合では、コード介入 がIO装置により割込み機構を介して強要される。

スト・ポインタ上で実行される:

- ・バッファ・ポインタを増分する。
- ・パッファをクローズする。
- ・リスト接頭部をアクセスする。
- 要素をリストに結合する。
- ・要素をリストから切り離す。

【0070】ポインタに対するオペレーション:ポイン 夕に対する幾つかのオペレーションはプロセッサ・コー ドにより実行され、その他は直接メモリ・アクセス(D MA) により実行される。

・バッファ・ポインタの書込み及び読出しはもっぱらD MA134による。

i) パッファ・メモリへの書込み

IO2からのサービス要求(SR2)の受信時に、DM Aはポインタ2 (D_PTR2、136) に含まれるア ドレスにより、バッファ・メモリ132へのアクセスを 有する。DMAポインタ2はプロセッサ(SPP)によ り提供され、これはパッファ・ポインタ (B_PTR) に外ならない。DMAは同時にIO2に対し、BMIO バスを介してデータ要素を提供するように、またパッフ 30 下で実行される。 ァ・メモリ132に対し、このデータ要素をDMAポイ ンタ内のBID (パッファ識別子) フィールドにより識 別されるパッファ内の現要素ポインタ(CEP)位置に **書込むように指令する。データは、コードにより選択さ** れるアドレスから始まり、(パケットの)最終パッファ を除く任意のポトム位置までパッファに充填される。入 カオペレーションを開始する以前は、DMAポインタ内 のFEP (第1要素ポインタ) 及びСEP (現要素ポイ ンタ)フィールドは、両者とも最初のデータ位置を指し ている。位置合せに関する制約は存在しない。現ポイン 40 チンを有することが重要である。 タ (CEP) は新たなデータ要素が記憶される度に増分 される。バッファがフルになると、DMAはプロセッサ から割込み機構(IO2_EOBルーチン)を介して、 新たなパッファ・ポインタを要求する。類似の手順がⅠ O2がパケットの終りを検出する(IO2_EOPルー チン) 時にも使用される。データ獲得後、現要素ポイン タ (CEP) が最初のデータ位置にリセットされる (C EP = FEP).

i i) パッファ・メモリへの読出し

IO1からのサービス要求 (SR1) の受信時に、DM 50 ルーチン:このルーチンは、

22

AはDMAポインタ1 (D_PTR1、136) に含ま れるBID(パッファ識別子)フィールドにより、パッ ファ・メモリ132をアドレスする。DMAポインタ1 はプロセッサ(SPP)により提供される。DMAは同 時にパッファ・メモリ132に対し、BMIOパスを介 して、データ要素をDMAポインタのBIDフィールド により識別されるパッファ内の現要素ポインタ位置に提 供するよう、またIO1装置138に対し、このデータ 要素を読出すように指令する。出力オペレーションを開 [0069] データ処理:様々な処理がパッファ及びリ 10 始する以前は、DMAポインタ内のFEP (第1要案ポ インタ)及びCEP(現要素ポインタ)フィールドは両 者とも最初のデータ位置を指す。現ポインタ(CEP) は新たなデータ要素が転送される度に増分される。現要 素ポインタ値が最後の要素ポインタ値に等しい時、パッ ファはエンプティである。その時、DMAは新たなパッ ファ・ポインタをプロセッサから割込み機構(IO1_ EOBルーチン)を通じて要求する。DMAがセグメン トまたはパケットの終りを検出する時にも、類似の手順 が使用される(IO1_EOSまたはIO1_EOPル 20 ーチン)。データ転送後、パッファ・ポインタはフリー ・バッファ・リスト内で解放され、それに従いパケット ・リスト及びキュー・リストが更新される。

> 【0071】・パケット及びキュー・ポインタはプロセ ッサ・コードにより管理される。

- i) バッファまたはパケット境界の場合、コード介入が 1〇装置及びDMAによ り割込み機構を介して強要さ れる。
- i i) パッファ及びパケット・キューイング及びキュー イング解除機構が、局所メモリ内のプロセッサの制御の

【0072】割込み:割込み機構は実時間を特定目的プ ロセッサ (SPP) により支援する方法である。割込み は、プロセッサ・コードの通常シーケンスにおける特定 の事象による中断である。この割込みを発生する事象 は、パッファの終り、パケットの終りなどの特定な状態 に関連するIO装置からのサービス要求である。各特定 の割込みが、特定のルーチンに対応し、これらは別のル ーチンによっては割込まれない。オーパラン/アンダー ラン問題を回避するために、可能な限り短い割込みルー

【0073】1. 次に示す割込みは回線及び交換送信機 IO1により使用される。

IO1 EOB:

条件:出力IO1をサービス中、DMAがパッファをエ ンプティ化すると(これはパケット/セグメントの最終 パッファではなく、パッファ・ポインタはEOSまたは EOPにフラグ化されない)、DMAポインタ(D_P TR1)はIO1_EOB割込みを生じ、これがIO1 __EOBルーチンをトリガする。

1) フリー・パッファ・リスト内の丁度エンプティとな ったバッファのポインタを解放する。新たなポインタが 出力パッファ・リスト (OB_LIST) からキュー解 除され、DMAポインタ (D_PTR1) に渡される。 [0074] IO1_EOP:

条件:出力IO1をサービス中、DMAがパケットをエ ンプティ化すると(パケットの最終パッファのポインタ がオン状態のEOPフラグを含む)、DMAポインタ (D_PTR1) はIO1_EOP割込みを生じ、これ がIO1_EOPルーチンをトリガする。

ルーチン:このルーチンは、

- 1) フリー・バッファ・リスト (FBL) 内の出力パッ ファ・リスト (OB__L IST) の現パッファ・ポイ ンタ及び最終バッファ・ポインタを解放する。
- ii) 現出カパケット・ポインタ(OP_PTR)を出 カパケット・リスト (OP_LIST) から切り離す。
- 111)次のパケット及びそのポインタを出力パケット ・リストからキュー解除す る。

[0075] IO1_EOS:

エンプティ化すると(パケット・セグメントの最終パッ ファのポインタがオン状態のEOSフラグ及びオフ状態 のEOPフラグを含む)、DMAポインタ(D_PTR 1) はIO1_EOS割込みを生じ、これがIO1_E OSルーチンをトリガする。

ルーチン:このルーチンは、

- i) フリー・パッファ・リスト (FBL) 内の丁度エン プティ化されたEOSバ ッファのポインタを解放す
- ii) 出力パケット・リスト内の丁度エンプティ化され 30 次のオペレーションを含む。 たパケットのポインタを切り離す。
- iii)次のセグメントのポインタを出力パケット・リ ストからキュー解除する。
- 【0076】2. これらの割込みは回線及び交換受信機 IO2により使用される。

IO2_EOB:

条件:入力IO2をサービス中、DMAがパッファ・フ ル状態を検出すると(このパッファはパケットの最終パ ッファではない)、DMAポインタ(D_PTR2)は ーチンをトリガする。

ルーチン:このルーチンは、

- i) 丁度充填されたパッファのポインタを予め割当てら れた入力パッファ・リスト (IB_LIST) に記憶す る。ここでは同一のパケットの全てのパッファが連鎖さ
- i i) 入力パッファ・リスト接頭部領域(IBL_PR EFIX) を更新する。
- i i i) DMAポインタ (D_PTR2) に同一パケッ トのデータの受信を継続するための新たなバッファ・ポ 50 【0080】LINオペレーションで検出されるリスト

24

インタを提供する。フリー・パッファ・ポインタはフリ ー・バッファ・リスト (FBL) により管理される。

iv) 同一パケットに対しパッファ・リストがフルの場 合、セグメンテーションが発生する。

[0077] IO2_EOP:

条件:入力IO2をサービス中、DMAがパケットの受 信を完了すると(パケットの最終パッファのポインタが ハードウェアによりEOMにフラグ化される)、DMA ポインタはIO2 EOP割込みを生じ、これがIO2 10 __EOPルーチンをトリガする。新たなパケットの受信 のための新たなパッファ・ポインタを提供するためのコ ード介入が要求される。

ルーチン:このルーチンは、

- 1) 最後に充填されたパッファのポインタを予め割当て られた入力パッファ・リスト (IB_LIST) に記憶 する。ここでは同一パケットの全てのパッファが自動的 に連鎖される。パケットの最終パッファ・ポインタがD MAポインタ (D_PTR2) によりEOPにフラグ化 される。
- 条件: 出力 IO1をサービス中、DMAがセグメントを 20 i i) 入力パッファ・リスト接頭部領域(IBL_PR EFIX) を更新する。
 - i i i) 入力パッファ・リストのパケット・ポインタが 入力パケット・リスト (I P_LIST) にキュー (待機) される。
 - iv) DMAポインタ (D_PTR2) に次のパケット の受信のための新たなパッファ・ポインタ (B_PT R)を提供する。

【0078】キューイング及びキューイング解除オペレ ーション:本発明の目的である結合及び切り離し処理は

LIN RA、RT: リスト・イン LOUT RA、RT: リスト・アウト LLEH RA、RT:リスト要素ヘッドをロード STLET RA、RB:リスト要素テールを記憶 GOTO (COND、) ADDR:即値アドレスに

【0079】レジスタに対するALUオペレーション: 1. LIN RA、RT (図10)

LIN (リスト・イン) オペレーションはRAにより参 IO2_EOB割込みを生じ、これがIO2_EOBル 40 照されるリスト・ポインタのテール・フィールドを増分 し、結果をRTにより参照されるレジスタに配憶する。 リストがフルの場合、RA内容が変更無しにRTに配憶 される。LINは通常、要素をテール位置のリストに結 合するために、STLETメモリ・オペレーションと関 連して使用される。その場合、RT=RAである。リス ト・フル標識(F)は次のように更新される。

> IF増分された (テール) がヘッドに等しい then F=1 (リスト・フル) にセット

else F=0にセット

・フル状態は、STLETの実行を阻止しない。しかし ながら、リスト保全性は破壊される。

【0081】例:アドレス'001800'に配置される 16要素リスト(4パイトの要素)について考察してみ よう。これは6要素を含み、そのヘッド・アドレスは ' 001820'であり、そのテール・アドレスは'001 838'である。従って、そのリスト・ポインタは例え ば'00182038'であり、次のように定義される。

2パイト:リスト識別子0018

1パイト: ヘッド20

1パイト:テール38

(0及び1ビットはリスト・サイズ、6ビットが予備 0、8乃至23がLID、24乃至27がヘッド、28 乃至31がテール。LIDは12ピット+4ピットの0 にもとづく) これがR20に保持されるものと仮定す る。オペレーションLIN R20、R20は'001 8203C'を返す。2回目のオペレーションLIN R 2 0、R 2 0 が実行される場合、(その間LOUTオ ペレーションにより要素が切り離されないものと仮定す ると) '00182040'が返される。

[0082] 2. LOUT RA, RT (図11) LOUT (リスト・アウト) オペレーションはRAによ り参照されるリスト・ポインタのヘッド・フィールドを 増分し、結果をRTにより参照されるレジスタに記憶す る。リストがエンプティの場合、ヘッドがテール・フィ ールドに等しいと、RA内容は変更されない。リスト・ エンプティ標識(E)は次のように更新される。

IFテールがヘッドに等しい

then E=1 (I)I)I)I)Ielse E=0にセット

【0083】LOUTは通常、リストのヘッド要素を切 り離すために、LLEHメモリ・オペレーションと一緒 に使用される。この場合、RT=RAである。

【0084】例:アドレス'003400'に配置される 5つの要素を含む16要素リストについて考察してみよ う。そのヘッド・アドレスは'003438'で、そのテ ール・アドレスは'00341C'である。従って、その リスト・ポインタは'0034381C'となる。これ がR30に記憶されるものとする。オペレーションLO UT R30、R30は'00343C1C'を返す。2 40 F:リスト・フル 回目のオペレーションLOUT R30、R30が実行 される場合、(その間LINオペレーションにより要素 が切り離されないものと仮定すると)'0034401 C'が返される。

【0085】メモリ・オペレーション:

1. LLEH RA, RT

LLEH (リスト要素ヘッドのロード) オペレーション は、ヘッドをRAにより参照されるリストからRTレジ スタに移動する。LLEHは通常、リストのヘッドから 要素(バッファまたはリスト・ポインタ)を切り離すた 50 をリストのヘッドから切り離すことを許可する(図1

26

めに、LOUTオペレーションと一緒に使用される。L OUTと一緒に使用される時、RTはRAに等しくなけ ればならず、RAにより指示されるレジスタはLOUT のそれと同じでなければならない。

【0086】例:アドレス'003400'に配置される 5つの要素を含む16要素リストについて考察してみよ う。そのヘッド・アドレスは'003438'で、そのテ ール・アドレスは'00341C'である。従って、その リスト・ポインタは'0034381C'となる。これ 10 がR30に記憶されるものとする。オペレーションLL EH R30、R40は局所メモリ・ロケーションの内 容'003438'をR40に返す。

[0087] 2. STLET RA, RB STLET(リスト要素テールのストア)オペレーショ ンは、RBにより参照される要素を、RAにより参照さ れるリストのテール位置に記憶する。RA及びRBはリ スト・ポインタである。STLETは通常、要素をリス トのテールに結合するために、LINと一緒に使用され

【0088】例:アドレス'003400'に配置される 20 5つの要素を含む16要素リストについて考察してみよ う。そのヘッド・アドレスは'003438'で、そのテ ール・アドレスは'00341C'である。従って、その リスト・ポインタは'0034381C'となる。これ がR30に記憶されるものとする。オペレーションST LET R30、R40はR40の内容を局所メモリ・ ロケーション'00341C'に書込む。

【0089】注釈:

a. STLETはLINなしで、パケットの最終パッフ 30 ァのポインタを変更するために使用される。

b. 要素がフル・リストに接続される場合、リスト・フ ル状態 (F=1) (これはLINオペレーションにより 検出される)はSTLETオペレーションの実行を阻止 しない。しかしながら、記憶は重要でないリスト要素を 変更する。

【0090】シーケンス・オペレーション:LIN及び LOUTオペレーションによりセットされる状態標識に は、

E:リスト・エンプティ

があり、これらはプロセッサ状態を反映し、同一命令内 において、または後に条件シーケンス・オペレーション によりテストされる。

[0091] 1. GOTO (COND.) ADDR テスト条件が(存在し)一致すると、新たなコード・ア ドレスがADDRオペランドにより提供される。一致し ない場合、コードが順番に実行される。

【0092】典型的命令:

・次の命令は要素(バッファまたはリスト・ポインタ)

4) 。リスト・ポインタはRAにより与えられる。 LOUT RA, RA LLEH RA, RB LOUT (ALUオペレーション) 140は、RA(レ ジスタ・ファイル)141により参照されるリスト・ポ インタのヘッド・フィールドを増分する(RAレジスタ は次のクロック信号時に新たなヘッド値により更新され る)。同時に、RAにより参照されるリストのヘッド要 素が、メモリ・オペレーションLLEHにより局所メモ リ142からレジスタRB141に移動される。

はリスト・ポインタ)をリストのテールに結合すること を許可する(図15)。リスト・ポインタはRAにより 与えられる。

LIN RA, RA STLET RA, RB LIN (ALUオペレーション) 150は、RA (レジ スタ・ファイル) 151により参照されるリスト・ポイ ンタのテール・フィールドを増分する(RAレジスタは 次のクロック信号時に新たなテール値により更新され る)。同時に、RAにより参照されるリストのテール要 夕RBから局所メモリ152に移動される。

・次の命令はパッファ(そのポインタがRBにより与え られる) をRAにより与えられるポインタで指示される フリー・パッファ・リストのテールに解放することを許 可する。

LIN RA, RA STLET RA, RB

【0093】キューイング及びキューイング解除サイク ル:図16はキューイング解除サイクルの様子を簡単に 示す。既に詳述されたように、切り離し命令は2つのオ らは並列に処理される。同一プロセッサ・サイクル16 0、161において、入力オペランドとして使用される RAレジスタ162の内容が、同時に、Uパス163に よりALU及び局所メモリに供給される。ALUはポイ ンタのヘッド・フィールドを増分する。レジスタRA1 62及びRB165は、クロック信号166時に、新た なポインタ値及びヘッド要素によりそれぞれ更新され る。キューイング処理についても類似である。

【0094】性能:通信アダプタのスループットは、入 して定義される。しかしながら、アプリケーション依存 形のパケット・サイズでは、アダプタの性能を評価する ために、2つの測定が現在使用される。

・第1に、アダプタが1秒間に処理可能な固定長のパケ ット数(パケット・スループット)

・第2に、無限パケット長の場合においてアダプタが伝 送可能な1秒当たりのピット数 (データ・スループッ **h**)

【0095】性能はハードウェア及びプロセッサ能力に 依存するが、主なスループット制限要因はパケット処理 50 ダブタ。

時間であり、この処理時間はパケットを処理するために 要求される命令数に直接関係する。パケットに対するオ ペレーションは2つのカテゴリに分類される。

・割込みルーチンによるパッファリング処理。このオペ レーションは全てのアダプタ・タイプにおいて一般的で ある。このオペレーションに要求される処理時間は、パ ケット長に直接比例する。

・パケットのルーティング、アセンブル、逆アセンブ ル、フォーマッティング、及び帯域幅、優先順位の管理 ・次の命令はRBにより与えられる要素(パッファまた 10 などのオペレーションのパックグラウンド処理。この処 理はアダプタ機能に従って設計されるが、同一アプリケ ーションでは、バックグラウンド処理は全てのパケット に対し、それらのサイズに関係なく同一である。

【0096】割込みルーチンは実時間をプロセッサによ り支援する方法である。これらは入力装置 I O 2 におけ るオーバラン及び出力装置IO1におけるアンダーラン を回避するために、可能な限り短くなければならない。 これらはアダプタの性能すなわちデータ・スループット (ビット毎秒) を指令する。無限長のパケットでは、パ 素が、メモリ・オペレーションSTLETによりレジス 20 ックグラウンド処理は実行されず、スループットのボト ルネックはDMAとなる。DMA応答時間は割込み応答 時間に依存し、本発明の目的であるキューイング及びキ ューイング解除オペレーションにより最適化される。

【0097】パケット・スループット(アダプタが伝送 可能な1秒当たりのパケット数)を最大化する別の方法 では、バックグラウンド処理により要求される命令の数 が最小に減少されなければならない。前の場合同様、本 発明によりキューイング及びキューイング解除オペレー ションが最適化される(1プロセッサ・サイクルまたは ペレーション (LOUT及びLLEH) を要求し、これ 30 命令のみを要す)。更に、異なるメモリ・エンティティ 間の特定のデータ構成は、パケットの効率的な操作に寄 与する。

【0098】尚、本発明は、以下の構成から成ってい

(1) 通信ネットワーク内のパケット交換ノードにおけ る回線アダプタであって、固定長または可変長のデータ ・パケットを受信及び送信するプログラマブル処理手段 (SPP) と、上記データ・パケットをパッファリング する手段と、上記パッファリング手段内の上記データ・ カから出力までのデータ・パケットを処理する総時間と 40 パケットを識別する手段と、単一命令内の上記識別手段 を記憶手段にキューイングする手段と、上記記憶手段か ら別の単一命令内の上記識別手段をキューイング解除す る手段と、上記パッファリング手段を解放する手段とを 含み、更に、各上記キューイング及び上記キューイング 解除の命令が、上記識別手段に対する演算論理(AL U) オペレーションと、上記記憶手段に対するメモリ・ オペレーションと、シーケンス・オペレーションとを含 み、上記3つのオペレーションが上記処理手段により並 列に実行されることを特徴とする、プログラマブル・ア

(2) 上記パッファリング手段が、直接メモリ・アクセ ス・モジュールの制御の下で、パッファに固定長の上記 データ・パケットを普込み及び読出す手段を含み、上記 記憶手段が、上記処理手段(SPP)の制御の下で、上 記識別手段を別々に記憶する手段を含む、(1)記載の プログラマブル・アダプタ。

(3) 上記識別手段が、上記パッファを識別し、1つ以 上のパッファ・リスト (B_LIST) 内で連鎖される バッファ・ポインタ (B_PTR) と、上記パッファ・ リスト (B_LIST) を識別し、1つ以上のパケット 10 ・リスト (P_LIST) 内で連鎖されるパケット・ポ インタ (P_PTR) と、上記パケット・リスト (P_ LIST)を識別し、1つ以上のキュー・リスト(Q_ LIST) 内で連鎖されるキュー・ポインタ (Q_PT R) とを含み、各リストが、該リストが含むデータに関 連する任意のタイプの情報を記憶する接頭部を含む、

(2) 記載のプログラマブル・アダプタ。

(4) 上記パッファ・リスト接頭部が、データ・パケッ ト・ヘッダに含まれる制御情報及び経路指定情報を含 む、(3)記載のプログラマブル・アダプタ。

(5) 各リスト・ポインタが、ポインタ・リストを識別 する第1のフィールド(LID)と、上記ポインタ・リ ストに結合されるネクスト・ポインタを識別する第2の フィールド(TAIL)と、上記ポインタ・リスト内の 最初のポインタを識別する第3のフィールド (HEA D) とを含む、(3) 乃至(4) に記載のプログラマブ ル・アダプタ。

(6) 各バッファ・ポインタが、バッファを識別する第 1のフィールド(BID)と、上記パッファ内の最初の データ要素を識別する第2のフィールド(FEP)と、 上記バッファ内の最後のデータ要素を識別する第3のフ ィールド(LEP)と、上記パッファ内の現データ要素 を識別する第4のフィールド (СЕР) と、状態標識と して使用される第5のフィールド(SF)とを含む、

(3) 乃至(5) に記載のプログラマブル・アダプタ。

(7) バッファ・リストが固定長であり、記憶するデー タ・パケットが単一のパッファ・リストが含むことが可 能なものよりも大きい場合に、バッファ・ポインタが複 数のバッファ・リスト内で連鎖され、上記データ・パケ 態標識が各バッファ・リストの最終パッファ・ポインタ 内でフラグ化される、(6)記載のプログラマブル・ア ダプタ。

(8) 上記キューイング命令が、リスト・ポインタのテ ール・フィールドを増分する手段と、テール・フィール ドにより識別されるポインタをLIDフィールドにより 識別されるポインタ・リスト内に同時に記憶する手段 と、リスト・エンプティ(E)またはリスト・フル (F) 標識を生成する手段とを含む、(5) 乃至(7) に記載のプログラマブル・アダプタ。

30

(9) 上記キューイング解除命令が、リスト・ポインタ のヘッド・フィールドを増分する手段と、ヘッド・フィ ールドにより識別されるポインタをLIDフィールドに より識別されるポインタ・リスト内に同時に読出す手段 と、リスト・エンプティ(E) またはリスト・フル (F) 標識を生成する手段とを含む、(5) 乃至(8) 記載のプログラマブル・アダプタ。

(10) 上記命令が上記リスト・エンプティ (E) また はリスト・フル (F) 標識をテストする手段を含む、

(8) 乃至(9) に記載のプログラマブル・アダプタ。

(11) データ・パケットのパッファリング手段の管理 が、パッファ・ポインタの全体を含む永久リスト(フリ ー・パッファ・リスト)により実現される、(3)乃至 (10) に記載のプログラマブル・アダプタ。

(12) 上記処理手段が、演算論理ユニットと、レジス タ・ファイルと、シーケンサと、命令ファイルと、直接 アクセス・メモリ・モジュールと、物理メモリ・アドレ ス発生器とを含む、(1)乃至(11)に記載のプログ ラマブル・アダプタ。

(13) 固定長または可変長のデータ・パケットを受信 及び送信するためのプログラマブル処理手段(SPP) とパッファリング手段と記憶手段を含むパケット交換ノ ードの回線アダプタにおいて、固定長または可変長のデ ータ・パケットをキューイング及びキューイング解除す る方法であって、上記パッファリング手段に上記データ ・パケットをパッファリングするステップと、識別手段 を定義し、上記パッファリング手段内の上記パッファリ ング手段及び上記データ・パケットを識別するステップ と、単一命令内の上記識別手段を記憶手段にキューイン 30 グするステップと、上記記憶手段から別の単一命令内の 上記識別手段をキューイング解除するステップとを含 み、各上記キューイング及びキューイング解除命令が、 上記識別手段に対する演算論理(ALU)オペレーショ ンと、上記記憶手段に対するメモリ・オペレーション と、シーケンス・オペレーションとを含み、上記3つの オペレーションが上記処理手段により並列に実行される ことを特徴とする方法。

(14) 上記パッファリング手段が直接メモリ・アクセ ス・モジュールの制御の下で、バッファに固定長の上記 ットの異なるリスト間の相関を保証するために、上記状 40 データ・パケットを書込み及び読出す手段を含み、上記 記憶手段が上記処理手段(SPP)の制御の下で、上記 識別手段を別々に記憶する手段を含む、(13)記載の 方法。

> (15) 上記識別手段が、上記パッファを識別し、1つ 以上のパッファ・リスト(B_LIST)内で連鎖され るパッファ・ポインタ (B_PTR) と、上記パッファ ・リスト (B_LIST) を識別し、1 つ以上のパケッ ト・リスト (P_LIST) 内で連鎖されるパケット・ ポインタ (P_PTR) と、上記パケット・リスト (P 50 LIST)を識別し、1つ以上のキュー・リスト(Q

_LIST) 内で連鎖されるキュー・ポインタ(Q_PTR) とを含み、各リストが該リストが含むデータに関連する任意のタイプの情報を記憶する接頭部を含む、

(14) 記載の方法。

(16)上記パッファ・リスト接頭部が、データ・パケット・ヘッダに含まれる制御情報及び経路指定情報を含む、(15)記載の方法。

(17) 各リスト・ポインタが、ポインタ・リストを識別する第1のフィールド (LID) と、上記ポインタ・リストに結合されるネクスト・ポインタを識別する第2 10のフィールド (TAIL) と、上記ポインタ・リスト内の最初のポインタを識別する第3のフィールド (HEAD) とを含む、(15) 乃至(16) に記載の方法。

(18) 各パッファ・ポインタが、パッファを識別する第1のフィールド(BID)と、上記パッファ内の最初のデータ要素を識別する第2のフィールド(FEP)と、上記パッファ内の最後のデータ要素を識別する第3のフィールド(LEP)と、上記パッファ内の現データ要素を識別する第4のフィールド(CEP)と、状態標識として使用される第5のフィールド(SF)とを含20む、(15)乃至(17)に記載の方法。

(19) バッファ・リストが固定長であり、記憶するデータ・パケットが単一のパッファ・リストが含むことが可能なものよりも大きい場合に、バッファ・ポインタが複数のバッファ・リスト内で連鎖され、上記データ・パケットの異なるリスト間の相関を保証するために、上記状態標識が各バッファ・リストの最終パッファ・ポインタ内でフラグ化される、(18) 記載の方法。

(20) 上記キューイング命令が、リスト・ポインタのテール・フィールドを増分するステップと、テール・フ 30 ィールドにより識別されるポインタをLIDフィールドにより識別されるポインタ・リスト内に同時に記憶するステップと、リスト・エンプティ(E) またはリスト・フル(F) 標識を生成するステップとを含む、(17) 乃至(19) に記載の方法。

(21) 上記キューイング解除命令が、リスト・ポインタのヘッド・フィールドを増分するステップと、ヘッド・フィールドにより識別されるポインタをLIDフィールドにより識別されるポインタ・リスト内に同時に読出すステップと、リスト・エンプティ(E)またはリスト 40・フル(F) 標識を生成するステップとを含む、(17) 乃至(20) に記載の方法。

(22) 上記命令が上記リスト・エンプティ(E) またはリスト・フル(F) 標識をテストする手段を含む、(20) 乃至(21) に記載の方法。

[0099]

【発明の効果】以上説明したように、本発明によれば、 高速パケット伝送ネットワーク用の高性能データ・パケット・パッファリング方法、及びプログラマブル・デー タ通信アダプタが提供される。

【図面の簡単な説明】

【図1】本発明により支援される異なる回線スループットの機能に要求される処理時間(または1秒当たりの命令数)を示す図である。

32

【図2】本発明によるアクセス・ノード及び中継ノード を含む高速パケット交換ネットワークの典型的モデルを 示す図である。

【図3】本発明による高速ルーティング・ポイントを説明する図である。

7 【図4】本発明によるプログラマブル高性能アダプタを 示す図である。

【図 5】 本発明によるトランク・アダプタにおける送受信データ・フローを表す図である。

【図6】本発明によるバッファ、パケット及びキューの 構造を表す図である。

【図7】本発明によるパケット・セグメンテーション機構を表す図である。

【図8】本発明によるパッファ・ポインタ構造を表す図である。

0 【図9】本発明によるリスト・ポインタ構造を表す図で ***

【図10】本発明によるリスト・イン・オペレーションを表す図である。

【図11】本発明によるリスト・アウト・オペレーションを表す図である。

【図12】本発明によるフリー・パッファ・リスト構造を表す図である。

【図13】本発明によるプロセッサ機能構造を表す図である。

7 【図14】本発明によるキューイング解除機構を表す図である。

【図15】本発明によるキューイング機構を表す図であ ス

【図16】本発明によるキューイング解除サイクルを簡単に表す図である。

【符号の説明】

- 160 同一プロセッサ・サイクル
- 163 Uパス
- 166 クロック信号
- 301 ポート
 - 302 パケット交換機
 - 304 トランク・アダプタ
 - 305 ルート制御装置
 - 306 ネットワーク・トポロジ
 - 403 交換機
 - 404 交換受信機アダプタ
 - 405 受信パッファ・メモリ
 - 407 回線受信機
 - 410 交換受信機
- 50 411 パッファ・メモリ

(18)

特開平7-147590


33

413 回線受信機アダプタ415 回線インタフェース


508 交換送信機アダプタ509 受信機アダプタ

【図1】


中継ノード内の処理時間



[図2]




【図3】




【図4】


プログラマブル高性能アダプタ 交換機 484 410 488 401 482 交換送信機 GPP 交換受信機 408 485 414 412 バッファ バッファ・ TSPP RSPP メモリ メモリ 417 418 497 413 回線受信機 回線送信機 400 415 回線インタフェース

【図5】






【図7】




【図9】


リスト・ポインタ




【図11】




【図10】



【図12】




【図16】




【図13】

【図14】



【図15】



フロントページの続き

- (72)発明者 ジェラルド・レビザイ フランス、ペンス 06140、アベニュー・ デ・ポイルス 7
- (72)発明者 ダニエル・マウデュイット フランス、ニース 06200、シィ・エイ チ・デ・ラ・パッテリー・ルッセ 1
- (72)発明者 ジーン-マリー・ムニエル フランス、カネス・ソア・メー 06800、 シィ・エイチ・デ・コレス 11
- (72)発明者 アンドレ・パウポート フランス、ラ・コル・ソア・ループ 06480、ロチッセメント・デュ・コロンビ エ (番地なし)
- (72)発明者 エリック・セントージョルジュ フランス、ラ・ゴーデ 06610、アレー・ アルファ・デュ・センタウレ 291-6
- (72)発明者 ピクター・スパグノル フランス、カネス・ソア・メー 06800、 ピス・チャーチ・デ・コレッテス 12、ピ ラ・ピエンビル・セマル (番地なし)